Ein Timing-Diagramm<\/strong> ist ein spezialisiertes Verhaltens-UML-Diagramm<\/strong> , das die genaue Dauer von Zust\u00e4nden und die pr\u00e4zisen Bedingungen, unter denen diese Zust\u00e4nde entlang einer linearen Zeitleiste wechseln, visualisieren soll. Als wesentlicher Bestandteil der Unified Modeling Language (UML)-Spezifikation konzentriert sich dieses spezifische UML-Diagramm-Typ<\/strong> legt gro\u00dfen Wert auf starre Zeitbeschr\u00e4nkungen, Taktrunden und Wellensignale. Es verfolgt Wellenformen oder Stufenlinien, um genau darzustellen, wie lange ein Objekt in einem bestimmten Zustand verbleibt, bevor ein externer Ausl\u00f6ser seinen Zustand \u00e4ndert.<\/p>\n Timing-Karten werden weithin von eingebetteten Systemingenieuren, Netzwerkprotokollentwicklern und Hardwarearchitekten verwendet, um Rennbedingungen zu modellieren, \u00c4nderungen im Lebenszyklus von Threads zu verfolgen oder \u00dcberg\u00e4nge in Hardware-Register abzubilden. Mit VPasCode<\/strong>, m\u00fcssen Sie keine Pixelbreiten manuell berechnen oder Zeitleitkoordinaten abbilden. Unser Rendering-Engine verarbeitet das gesamte zeitliche Raster automatisch basierend auf Ihren Text-Skripten.<\/p>\n Um ein genaues, standardskonformes UML-Timing-Diagramm in PlantUML zu erstellen, m\u00fcssen Sie die Teilnehmerarten, Zustandsdefinitionen, Zeitintervalle und Synchronisationsbeschr\u00e4nkungen beherrschen.<\/p>\n Sie k\u00f6nnen Zeitleisten mit zwei unterschiedlichen visuellen Stilen modellieren, abh\u00e4ngig davon, wie viel Detail Ihr System erfordert. Sie m\u00fcssen sie mit expliziten Schl\u00fcsselw\u00f6rtern deklarieren:<\/p>\n Im Gegensatz zu anderen Diagrammen \u00e4ndern Sie Zust\u00e4nde, indem Sie einen Zeitpunkt mithilfe des Um bin\u00e4re Hardware-Uhren zu simulieren, verwenden Sie das Um strenge Ausf\u00fchrungsfristen zu dokumentieren (z.\u202fB. sicherzustellen, dass ein System\u00fcbergang innerhalb eines bestimmten Zeitfensters erfolgt), verwenden Sie die Dieser ausf\u00fchrbare Bauplan zeigt einen klassischen Zeitverlauf der eingebetteten Hardware-Entwicklung, bei dem eine Standard-Systemuhr neben einem kompakten Datenspeicher-Register l\u00e4uft, das Hardware-Zust\u00e4nde verfolgt.<\/p>\nGrundlagen-Syntax-Leitfaden: Elemente und Konstrukte<\/h2>\n
1. Deklaration von Teilnehmern (Robust vs. Kompakt)<\/h3>\n
\n
robust \"Anwendungs-Thread\" als Thread<\/code><\/pre>\n<\/li>\nkompakt \"CPU-Register\" als Reg<\/code><\/pre>\n<\/li>\n<\/ul>\n2. Definition von Zustands\u00fcberg\u00e4ngen und Zeitintervallen<\/h3>\n
@<\/code> Symbols deklarieren, auf Ihren Teilnehmer verweisen und das is<\/code> Schl\u00fcsselwort verwenden. Zustandsnamen, die Leerzeichen oder Sonderzeichen enthalten, m\u00fcssen in Anf\u00fchrungszeichen gesetzt werden:<\/p>\n@0\r\nThread ist Leerlauf\r\n\r\n@10\r\nThread ist \"Daten verarbeiten\"<\/code><\/pre>\n3. Generierung von Taktsignalen<\/h3>\n
clock<\/code>Schl\u00fcsselwort. Sie m\u00fcssen eine Zyklusperiode, einen optionalen Tastverh\u00e4ltnis und einen internen Namen angeben:<\/p>\nclock \"System Clock\" als CLK mit Periode 2<\/code><\/pre>\n4. Hinzuf\u00fcgen von Pr\u00e4zisionsbeschr\u00e4nkungen und Zeitpl\u00e4nen<\/h3>\n
<-><\/code>Syntax, um zwei Zeitkoordinaten mit einer beschreibenden Bezeichnung zu verbinden:<\/p>\n@10 <-> @40 : {Weniger als 30ms}<\/code><\/pre>\nBest Practices f\u00fcr saubere Zeitverl\u00e4ufe<\/h2>\n
\n
@10nReg ist Lesen : \"Interrupt ausl\u00f6sen\"<\/code>).<\/li>\nRealit\u00e4tsnahe PlantUML-Zeitdiagramm-Beispiele<\/h2>\n
Beispiel 1: Mikrocontroller-Cache und Registerzust\u00e4nde (Kompakt und Taktsignale)<\/h3>\n
\n
\n